אירועים וכנסים

כניסה הירשם בחינם

טוען…

תנאי שירות מדיניות פרטיות מדיניות החזרים

© Trevo.work

Principal Product Engineer - DIP ב-Cadence · Trevo

‹ חזרה למשרות

C

Principal Product Engineer - DIP

פעילה ומאומתת

SHANGHAI · Software · Principal

✓ ATS ישיר✓ לא כפילות✓ טרי

ציון התאמה

בדקו עד כמה אתם מתאימים למשרה הזו, ומה כדאי לחזק לפני שמגישים.

הירשמו לבדיקת התאמה ›

הירשמו כדי להגיש ›

כל מה שצריך לדעת לפני שמגישים קורות חיים

ריכזנו עבורכם כלי AI שיעזרו לבדוק התאמה, לחזק את קורות החיים ולהתכונן לראיון.

התאמה ופערים

עמוד הקריירה של החברה

לא מצאנו קישור הגשה ישיר למשרה הזו. אפשר לעיין במשרות הפתוחות בעמוד הקריירה הרשמי של החברה.

לעמוד הקריירה של החברה

המשרה הזו רלוונטית עבורך?

פרופיל החברה המלא

C

מגייסת באופן פעילאטרקטיביותCאיתנות~B

✦ תובנת Trevo ייחודית

זמן הגשה מומלץ

17:30–19:30

Trevo יודעת מתי כדאי להגיש קורות חיים למשרה הזו.

עוד תפקידים בחברה

תיאור המשרה

על התפקיד

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.

עיקרי התפקיד

Technical Support & Case Management: Act as the primary interface for technical issues, driving resolution for complex subsystem application or implementation problems. This includes monitoring case management systems like Salesforce (SFDC) and Jira.
IP Integration & Validation: Support Pre-Silicon integration, post-silicon bring-up, and verification of PHY and controller SoC integration. Conduct RTL and gate-level simulations to ensure functionality and assist with timing closure.
Customer Engagement: Proactively engage with customers to identify potential issues, prioritize critical technical problems, and manage escalations, ensuring high satisfaction.
Technical Leadership: Develop comprehensive knowledge bases, document product limitations, and provide feedback to internal Product Engineering and R&D teams for continuous improvement.
Guidance & Training: Create and deliver technical training, seminars, and documentation to support customer success and adoption of best practices.

דרישות

Experience: Requires 8+ years of experience in verification and design, specifically with IP development.
Technical Expertise: Strong background in digital electronics, Verilog/SystemVerilog, and UVM methodology.
Protocol Knowledge: Practical knowledge of memory or communication interface IP protocols such as MIPI (CSI2/DSI/I3C/PHY), PCI Express, DDR, LPDDR, HBM, or USB.
Skills: Excellent debugging skills, ability to handle complex problems, and proficiency in scripting languages (TCL, Perl, or Python).
Education: Bachelor’s or Master’s in Electronics or Electrical Engineering.

יתרון

Experience with Cadence-specific tools, EDA workflows, or similar IP design platforms.
Core Competencies
Strong communication and presentation skills, capable of influencing both internal teams and customer stakeholders.
Proactive and collaborative approach, able to work across global, cross-functional teams.
Strategic thinking to drive product roadmap improvements based on user feedback.
Fluent spoken English
We’re doing work that matters. Help us solve what others can’t.

סטאק טכנולוגי

PythonPerlJira

פרופיל החברה המלא ›

הירשמו לצפייה ›

Principal Software EngineerIRVINE 04

Sr Principal C++ Software Engineer2 Locations

Sr. Principal Design EngineerNOIDA 01

Principal Design EngineerHYDERABAD

Principal Application Engineer-VTD2 Locations

קבלו משרות פיתוח בטלגרם

המשרות החדשות והאמינות בתחום, כל יום, ישירות לטלפון.

הצטרפו לערוץ