לחברה ביטחונית ביהוד דרוש/ה מהנדס/ת ורפיקציה FPGA
תיאור:
* פיתוח והרצת סביבות וריפיקציה מתקדמות באמצעות SystemVerilog ו-UVM.
* כתיבת תוכניות בדיקה (Test Plans), פיתוח סביבות בדיקה (Testbenches) והרצת סימולציות.
* ביצוע Functional Coverage, בדיקות Constraint Random, פיתוח ותחזוקת UVM Scoreboard ומודלי רגיסטרים (Register Models).
* תמיכה בסביבות קיימות (Legacy) המבוססות על Verilog ו-VHDL.
* כתיבת סקריפטים לאוטומציה בשפות Python ו-TCL
דרישות:
* תואר ראשון בהנדסת חשמל/אלקטרוניקה – חובה.
* לפחות 3 שנות ניסיון בתחום וריפיקציה של FPGA או ASIC.
* ניסיון מעשי בעבודה עם UVM ו-SystemVerilog.
* ניסיון מוכח באינטגרציה של סביבות וריפיקציה וביצוע דיווחי כיסוי (Coverage Reporting).
* יכולות סקריפטינג גבוהות ב-Python וב-TCL.
יתרון:
* ניסיון ב-Assertion Based Verification (ABV).
* היכרות עם Verification IPs ופרוטוקולי תקשורת כגון: PCIe, Ethernet, I2C, SPI, AXI.
* רקע בפיתוח RTL בשפות Verilog ו
ניסיון נדרש: 3-4 שנים